第 1 章 · MOS 器件物理：从硅到开关

模拟电路设计的原材料是 MOS 晶体管。这一章把器件从物理到模型过一遍：怎么"造"出一个受栅极电压控制的电流源，以及描述它的三套模型（大信号、小信号、手工估算）。

MOS 管的结构与工作区

栅极-氧化层-半导体三明治。栅压 $V_{GS}$ 越过阈值 $V_{TH}$ 后反型层形成导电沟道；漏极电压 $V_{DS}$ 决定工作区：

• 三极管区（$V_{DS} < V_{GS} - V_{TH}$）：沟道连续，像压控电阻；
• 饱和区（$V_{DS} \ge V_{GS} - V_{TH}$，$V_{DS} \ge V_{OV}$，$V_{OV}$ 为过驱动电压）：沟道在漏端夹断，电流近似饱和：

$\lambda$ 是沟道长度调制（输出电阻有限的来源，$r_o = 1/(\lambda I_D)$）。模拟设计的默认工作区是饱和区——把管子当"压控电流源"用。

小信号模型：设计的主语言

在偏置点附近线性化：跨导

输出电阻 $r_o$、体效应跨导 $g_{mb}$。$g_m$ 的两个表达式给出设计的两个旋钮：固定 $I_D$ 时增大 $W/L$（↑$g_m$、↑电容）或增大 $V_{OV}$（↓$g_m$、↑速度摆幅）——增益、噪声、摆幅、速度的权衡全部从这两个式子出发。

二阶效应与工艺

体效应（$V_{TH}$ 随源-体电压移动：$V_{TH} = V_{TH0} + \gamma(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F})$——源极不能随便接体）、亚阈值导通（$I_D$ 指数律——低功耗设计的领地）、垂直与横向场迁移率退化。工艺缩放的两面：速度↑（$C_{ox}$↑、$L$↓）但本征增益 $g_mr_o$↓、模拟精度器件（匹配、噪声）承压——"更小的工艺对模拟更难"的根源。

老师的提醒

• 记住三个量级锚点：$V_{OV} \sim 0.2$ V（现代工艺）、$g_mr_o \sim 50$（深亚微米）、PMOS 迁移率约为 NMOS 的 1/2~1/3——直觉与计算都靠它们校准。
• 画小信号模型的肌肉记忆：管子 → $g_m v_{gs}$ 电流源 ∥ $r_o$；体效应照抄一个 $g_{mb}v_{bs}$。所有拓扑分析都是这张图的拼装。

自检

• 饱和区的条件与平方律电流公式？
• $g_m$ 的两种表达式与各自主导的权衡？
• 体效应为什么限制电路拓扑？

更深一层：$g_m$ 的两个表达式是"设计的两个旋钮"

MOS 管跨导的两个表达式 $g_m = \sqrt{2\mu_nC_{ox}\frac{W}{L}I_D} = \frac{2I_D}{V_{OV}}$ 给出设计的两个旋钮：固定 $I_D$ 时增大 $W/L$（↑$g_m$、↑电容——增益与带宽的代价是面积与功耗）或增大 $V_{OV}$（↓$g_m$、↑速度摆幅——速度与摆幅的代价是跨导）。增益、噪声、摆幅、速度的权衡全部从这两个式子出发——这是模拟设计的"账本语言"。

饱和区的默认地位（模拟设计的默认工作区）与$g_mr_o$ 的本征增益（$\sim \frac{2V_A}{V_{OV}}$，几十到几百）是器件级的两个数字锚点。工艺缩放的两面（速度↑但本征增益↓）解释了"更小的工艺对模拟更难"——先进工艺的数字红利与模拟代价是同一个硬币的两面。

推导细读：小信号模型的"戴维宁化"手艺

小信号模型的使用手艺是把任何电路"戴维宁化"：管子 → $g_mv_{gs}$ 电流源 ∥ $r_o$（体效应照抄一个 $g_{mb}v_{bs}$）。三件套分析（增益、输入输出阻抗、摆幅）是每种拓扑的标准报告格式——共源要增益、cascode 要增益与屏蔽、跟随器要低阻输出——没有万能单元，只有匹配需求的单元。体效应（$V_{TH}$ 随源-体电压移动）限制了电路拓扑——源极不能随便接体的约束是差分对与跟随器设计的隐藏边界。

在真实世界里：工艺缩放的"模拟生存指南"

工艺缩放的模拟生存指南：短沟道效应（$V_{TH}$ 偏移、DIBL——阈值不再是常数）、速度饱和（迁移率退化——平方律在长沟道才准）、失配恶化（$A_{VT}$ 随工艺缩小——"面积换精度"的成本升高）。模拟设计在先进工艺上的策略：用数字校准模拟（失调校准、数字辅助）——"数字辅助模拟"是纳米时代模拟设计的生存策略。

专题深入：MOS 晶体管的"三个工作区与平方律的裂缝"完整版

Razavi 第一章的器件物理要学到"知道模型何时失效"：三个工作区的完整判据（截止 VGS < VTH、饱和 VDS > VGS - VTH（沟道夹断点在漏端——"夹断"不是断流而是电流饱和）、三极管/线性区 VDS < VGS - VTH（VDS 小时沟道是压控电阻——"MOS 开关"的物理）；平方律的三个裂缝（沟道长度调制 λ（输出电阻有限：rO = 1/(λID)——"理想电流源不存在"的器件根源）、体效应（VSB ≠ 0 时 VTH 上移 γ(√(2φF + VSB) - √2φF)——"共源共栅的代价"：堆叠器件的体效应推高 VTH 压缩摆幅）、亚阈值导通（VGS < VTH 电流指数衰减不断——低电压设计的地平线：弱反型区的 g_m/ID 最优、速度慢）；短沟道效应的时代警告（速度饱和（电流饱和于线性律——先进工艺里平方律失效、gm 饱和）、DIBL 与 VTH 滚降——"手算用平方律、仿真信 BSIM"的两层模型纪律）；电容的完整清单（CGS、CGD（米勒电容的宿主）、CDB——"五个电容决定频率响应"）。

推导细读：偏置的"艺术与预算"完整版

第一章-第二章的偏置要建立电压裕度预算表思维：饱和裕度的完整账（器件要饱和 VDS ≥ VOV = VGS - VTH——"每个饱和器件消耗一份 VOV（150–300 mV）"——堆叠预算：VDD ≥ ΣVOV + 输出摆幅（共源共栅的"裕度税"：每加一层 cascode 涨一个 VOV——低压设计的第一约束）；偏置电路的谱系（电阻分压（粗糙）、二极管连接 MOS（"自带负反馈的 VGS 复制器"）、带隙基准（1.25 V 的温度无关性（ΔVBE 正温系 × Be 与 VBE 负温系相消——CMOS 里的寄生 BJT 用起来））；gm/ID 设计方法（"以跨导效率为主变量"：gm/ID 曲线族（与 VOV、fT、面积联查）——模拟设计从"先定电流"转向"先定 gm/ID"的现代流程；gm/ID = 2/VOV（强反型平方律）到 25 V⁻¹（亚阈值）的连续谱）；温度与工艺角（TT/FF/SS/FS 工艺角 + 温度扫描（"设计必须在九个角都工作"——corner 仿真是模拟设计的验收仪式）。

工程案例细节：器件与偏置的产业出口工程版

第一章的工程出口：先进工艺的模拟设计变迁（28 nm → 16 nm → FinFET：电源电压 1.8 → 1.0 → 0.8 V 的裕度挤压——共源共栅层数被迫减少、增益靠两级/增益自举补——"模拟设计师从器件使用者变成器件候补生"（本征增益 gm·rO 随沟道缩短下降——"短沟道让单级增益跌向 10 dB"的残酷现实）；模拟电路的工艺选择策略（数字主力工艺（先进 FinFET）vs 混合信号工艺（40/55 nm——"模拟的最佳工艺不是最先进的"——成本、模拟器件质量、电压裕度的三方权衡；BCD 工艺（功率 + 模拟 + 数字单片——电源芯片的工艺主场）；偏置的产业实现（片上带隙 + 曲率修正（±10 ppm/℃ 级）、电流镜复制偏置到各模块（"基准一个、镜像发散"的偏置树）；MOS 电容与电阻（MOM 电容（金属叉指——"先进工艺里最准的器件"（匹配 0.1% 级）、poly 电阻/扩散电阻的方块电阻语言）。器件章的职业要点：裕度预算 + gm/ID + 工艺角——三件套撑起所有后续设计。